Intelov Ponte Vecchio i AMD-ov Zen 3 pokazuju obećanje napredne tehnologije poluvodičkog pakiranja

Intel i AMD raspravljali su o nekim od svojih najnaprednijih dizajna čipova na Međunarodnoj konferenciji čvrstih krugova ovog tjedna i istaknuli ulogu koju napredno pakiranje igra u njihovim budućim vrhunskim čipovima. U oba slučaja, impresivne nove performanse dolaze iz modularnih pristupa koji kombiniraju građevne blokove izrađene u različitim tvornicama koristeći različite proizvodne procese. Ilustrira golem potencijal pakiranja čipova u budućnosti inovacija poluvodiča.

Intelovo ciljno tržište za Ponte Vecchio je modul visoke performanse koji se ugrađuje u velike sustave podatkovnih centara. To je jedinica za grafičku obradu (GPU) i dizajnirana je za primjene u umjetnoj inteligenciji, strojnom učenju i računalnoj grafici. Ime je dobio po srednjovjekovnom kamenom mostu koji povezuje Piazza della Signoria s jedne strane rijeke Arno u Firenci u Italiji s Pallazzo Pitti s druge strane. Jedan od vrhunaca dizajna je način na koji povezuje mnoštvo specijaliziranih čipleta - građevnih blokova integriranih krugova koji su namijenjeni za kombiniranje kako bi se napravili cjeloviti sustavi.

Ponte Vecchio koristi osam "pločica" proizvedenih u najnaprednijem 5 nm procesu tvrtke Taiwan Semiconductor Manufacturing Company (TSMC). Svaka pločica ima osam "X^e” jezgri, a svaka od osam jezgri zauzvrat ima osam vektorskih i osam specijaliziranih matričnih motora. Pločice su postavljene na "osnovnu pločicu", koja ih povezuje s pamćenjem i vanjskim svijetom s divovskom tkaninom za prekidače. Ova osnovna pločica izrađena je korištenjem tvrtke “Intel 7” procesa, što je novo ime za poboljšani 10 nm proizvodni proces tvrtke SuperFin. Tu je i memorijski sustav visokih performansi pod nazivom "RAMBO", što je skraćenica od Random Access Memory, Bandwidth Optimized, koji je izgrađen na osnovnoj pločici pomoću Intel 7 Foveros interconnect tehnologije. Ugrađeno je i mnogo drugih građevnih blokova.

Dizajn Ponte Vecchia je studija slučaja u heterogenoj integraciji – kombinirajući 63 različite pločice (47 koje obavljaju računalne funkcije i 16 za upravljanje toplinom) s ukupno više od 100 milijardi tranzistora u jednom paketu koji je 77.5 x 62.5 mm (približno 3 x 2.5 inča). Nije bilo tako davno kada je tolika računalna snaga napunila skladište i zahtijevala vlastiti priključak na električnu mrežu. Inženjerski izazovi u takvom dizajnu su brojni:

Spajanje svih dijelova. Dizajnerima je potreban način premještanja signala između svih različitih čipova. U stara vremena to se radilo žicama ili tragovima na tiskanim pločama, a čipovi su se pričvršćivali lemljenjem na ploče. Ali to je davno prestalo, kako su se povećali broj signala i brzina. Ako sve stavite u jedan čip, možete ih povezati s metalnim tragovima u stražnjem dijelu proizvodnog procesa. Ako želite koristiti više čipova, to znači da vam treba puno spojnih iglica i želite da spojne udaljenosti budu kratke. Intel koristi dvije tehnologije kako bi to podržao. Prvi je njegov "ugrađeni multi-die interconnect bridge" (EMIB) koji je napravljen od male komadiće silicija koji može pružiti stotine ili tisuće veza odjednom, a drugi je njegova Foveros tehnologija slaganja die-to-die prva koristi u svom Lakefield mobilnom procesoru.

Provjerite jesu li svi dijelovi sinkronizirani. Nakon što povežete puno različitih dijelova, morate osigurati da svi dijelovi mogu međusobno razgovarati sinkronizirano. To obično znači distribuciju vremenskog signala poznatog kao sat, tako da svi čipovi mogu raditi uzastopno. Pokazalo se da to nije trivijalno, jer se signali često iskrivljuju, a okruženje je vrlo bučno, s puno signala koji se odbijaju. Svaka računalna pločica, na primjer, ima više od 7,000 veza u prostoru od 40 četvornih milimetara, tako da je to puno za sinkronizaciju.

Upravljanje toplinom. Svaka modularna pločica zahtijeva puno energije, a ravnomjerno je isporučiti po cijeloj površini uz uklanjanje topline koja se stvara je veliki izazov. Memorijski čipovi su već neko vrijeme naslagani, ali toplina koja se stvara prilično je jednoliko raspoređena. Procesorski čipovi ili pločice mogu imati vruće točke ovisno o tome koliko se koriste, a upravljanje toplinom u 3D hrpi čipova nije jednostavno. Intel je koristio proces metalizacije za stražnje strane čipova i integrirao ih s raspršivačima topline kako bi izdržao predviđenih 600 vata proizvedenih u sustavu Ponte Vecchio.

Početni laboratorijski rezultati koje je Intel izvijestio uključivali su performanse >45 teraflopsa. Superračunalo Aurora koje se gradi u Argonne National Laboratories koristit će više od 54,000 Ponte Vecchios zajedno s više od 18,000 Xeon procesora sljedeće generacije. Aurora ima ciljanu vršnu izvedbu od preko 2 Exaflopsa, što je 1,000 puta više od Teraflop stroja. Sredinom 1990-ih, kada sam se bavio superkompjuterskim poslom, jedan Teraflop stroj bio je znanstveni projekt vrijedan 100 milijuna dolara.

AMD-ov Zen 3

AMD je govorio o svojoj mikroprocesorskoj jezgri druge generacije Zen 3 izgrađenoj na TSMC-ovom 7 nm procesu. Ova mikroprocesorska jezgra dizajnirana je za korištenje u svim AMD-ovim tržišnim segmentima, od mobilnih uređaja male potrošnje, stolnih računala, pa sve do njegovih najmoćnijih poslužitelja podatkovnih centara. Središnje načelo ove strategije bilo je pakiranje svoje Zen 3 jezgre s funkcijama podrške kao "kompleksa jezgre" na jednom čipletu, koji je služio kao modularni građevni blokovi slično Intelovim pločicama. Tako su mogli upakirati osam čipleta zajedno za stolno računalo ili poslužitelj visokih performansi, ili četiri čipleta za sustav vrijednosti, poput jeftinog kućnog sustava koji bih mogao kupiti. AMD također slaže čipove okomito koristeći ono što se naziva prolaznim silikonskim spojevima (TSV), način povezivanja više čipova postavljenih jedan na drugi. Također bi mogao kombinirati dva do osam ovih čipleta s matricom poslužitelja izrađenom na GlobalFoundries 12 nm procesu kako bi napravio svoja 3^rd generacije EPYC poslužiteljskih čipova.

Velika prilika koju ističu Ponte Vecchio i Zen 3 je mogućnost miješanja i spajanja čipsa napravljenih različitim procesima. U Intelovom slučaju, to je uključivalo dijelove izrađene samostalno, kao i TSMC-ove najnaprednije procese. AMD bi mogao kombinirati dijelove iz TSMC-a i GlobalFoundriesa. Velika prednost spajanja manjih čipleta ili pločica zajedno umjesto samo izrade jednog velikog čipa je da će manji imati bolji proizvodni prinos i stoga su jeftiniji. Također možete miješati i uskladiti nove čipletove sa starijim, dokazanim, za koje znate da su dobri ili koji su napravljeni jeftinijim postupkom.

I AMD i Intelovi dizajni su tehnički tour de force. Bez sumnje predstavljaju puno teškog rada i učenja, te predstavljaju ogromna ulaganja resursa. Ali baš kao što je IBM predstavio modularne podsustave u svom glavnom računalu System/360 1960-ih, a osobna računala postala su modularna 1980-ih, modularna particioniranja silicijevih mikrosustava kao što je primjer ova dva dizajna i omogućeno naprednim pakiranjem čipova najavljuje značajan tehnološki pomak. Doduše, mnoge mogućnosti koje su ovdje prikazane su još uvijek izvan dosega većine novoosnovanih poduzeća, ali možemo zamisliti da će, kada tehnologija postane dostupnija, pokrenuti val mix-and-match inovacija.